MétaCan
Menu
Retour à la cohorte
Enregistrement W1963908543 · doi:10.1145/1233501.1233643

Un/DoPack

2006· article· en· W1963908543 sur OpenAlexaff
Marvin Tom, David Leong, Guy Lemieux

Notice bibliographique

RevueDigest of technical papers/Digest of technical papers - IEEE/ACM International Conference on Computer-Aided Design · 2006
Typearticle
Langueen
DomaineEngineering
ThématiqueVLSI and FPGA Design Techniques
Établissements canadiensUniversity of British Columbia
Organismes subventionnairesnon disponible
Mots-clésInterconnectionComputer scienceBenchmark (surveying)Routing (electronic design automation)Place and routeField-programmable gate arrayElectronic circuitElectronic design automationLogic synthesisDesign flowChannel (broadcasting)Physical designElectronic engineeringLogic gateEmbedded systemCircuit designElectrical engineeringEngineeringTelecommunicationsAlgorithm

Résumé

récupéré en direct d'OpenAlex

FPGA device area is dominated by interconnect, so low-cost FPGA architectures often have reduced interconnect capacity. This limited routing capacity creates a hard channel width constraint that can make it difficult for CAD tools to successfully map a circuit into these devices. Instead of migrating a design to a high-cost, resource-rich architecture that is easier to route, we present a cheaper alternative: a fully automated CAD flow (Un/DoPack) that finds local regions of high interconnect demand and reduces it by spreading out the logic in that region. This is done by introducing whitespace in the form of empty logic elements (LEs) within the configurable logic blocks (CLBs) of the congested region. After spreading, the congested region occupies more routing channels and so obtains access to greater aggregate interconnect capacity. Although this has the side effect of using more CLBs, it has the advantage of lowering peak interconnect demands and making a previously-unroutable circuit routable. We also design a new set of synthetic benchmark circuits that model interconnect variation within a large design. Using these benchmarks, we show that circuits with high interconnect variation require FPGA devices to have large channel widths. However, since congestion of such circuits is localized, Un/DoPack is very good at reducing the peak demands of circuits with high interconnect variation. Our results suggest that even for an average Rent exponent of 0.62 (a modest value), a large variation of this exponent within a design will also require FPGAs to have large channel widths. Thus, it is crucial to study interconnect variation of benchmark circuits when designing lowcost FPGAs. Previous research studying interconnect properties focuses on average Rent exponent values of each design, but we believe new work should study variation as well. For circuits with high interconnect variation, we demonstrate that channel widths can be reduced by up to ~40% with only ~10% increase in area.

Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.

Comment cette classification a été obtenuedéplier

Prédiction machine sur la base complète

Imitation des enseignants

Ni prévalence calibrée, ni vérité terrain. Validation humaine à venir. Le volet Gemma est une étiquette directe du modèle pour chaque travail de la base, lue sur la notice réduite au titre. Le volet Codex est un classifieur appris des 10 348 étiquettes directes de Codex et calibré sur les taux pondérés de l'échantillon; les champs sans appui suffisant ne portent aucun appel Codex. Le mode candidate est l'union des deux volets; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont pas des étiquettes humaines.

score de la tête « metaresearch » (Codex)0,000
score de la tête « metaresearch » (Gemma)0,002
Version: metacan-v3-hybrid-931329e0061cStatut de validation: machine_predicted_unvalidated
Catégories candidatesaucune
Catégories consensuellesaucune
DomaineSignal candidat: aucune · Signal consensuel: aucune
Devis d'étudeSignal candidat: Expérimental (laboratoire) · Signal consensuel: aucune
GenreSignal candidat: Méthodes · Signal consensuel: Méthodes
Score de désaccord entre enseignants0,036
Score d'incertitude au seuil0,000

Scores du classifieur distillé par catégorie (deux têtes)

CatégorieCodexGemma
Métarecherche0,0000,002
Méta-épidémiologie (sens strict)0,0010,001
Méta-épidémiologie (sens large)0,0000,000
Bibliométrie0,0010,000
Études des sciences et des technologies0,0000,000
Communication savante0,0010,001
Science ouverte0,0010,001
Intégrité de la recherche0,0010,001
Charge utile insuffisante (le modèle a refusé de juger)0,0360,006

Scores machine (provisoires)

Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.

Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.

Tête enseignante Opus0,030
Tête enseignante GPT0,258
Écart entre enseignants0,227 · la distance entre les deux têtes enseignantes sur ce seul travail
Statut de validationscore_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découle

Classification

machine, non validée

Prédiction automatique; un appel candidat d’une seule source (Gemma direct ou Codex distillé), pas un consensus.

Les modèles n’ont appliqué aucune catégorie : rien dans la taxonomie ne correspondait à ce travail.
Devis d'étudeExpérimental (laboratoire)
Domainenon disponible
GenreMéthodes

Le détail, modèle par modèle et score par score, se trouve en fin de page sous « Comment cette classification a été obtenue ».

En bref

Citations33
Publié2006
Routes d'admission1
Résumé présentoui

Explorer davantage

Même revueDigest of technical papers/Digest of technical papers - IEEE/ACM International Conference on Computer-Aided DesignMême sujetVLSI and FPGA Design TechniquesTravaux en français237 207