MétaCan
Menu
Retour à la cohorte
Enregistrement W2153760696 · doi:10.24908/pceea.v0i0.4716

LEARNING HOW TO DESIGN A GRAPHICS PROCESSOR

2012· article· en· W2153760696 sur OpenAlexaffvenue
Witold Kinsner, Dario Schor, Samantha M. Olson, Mount First Ng

Notice bibliographique

RevueProceedings of the Canadian Engineering Education Association (CEEA) · 2012
Typearticle
Langueen
DomaineComputer Science
ThématiqueEmbedded Systems Design Techniques
Établissements canadiensUniversity of Manitoba
Organismes subventionnairesnon disponible
Mots-clésComputer scienceGraphicsHeuristicInterfacingBinary decision diagramDigital electronicsSimple (philosophy)Computer architectureComputer engineeringTheoretical computer scienceProgramming languageElectronic circuitComputer hardwareArtificial intelligenceComputer graphics (images)

Résumé

récupéré en direct d'OpenAlex

This paper describes the design and implementation of a rudimentary graphics processor, called GRAFIX, intended for use in a simple handheld gaming console. The processor is a part of a laboratory in an undergraduate course on Digital Systems Design 2 (DSD2) [1-2]. The GRAFIX processor can perform two different operations: (a) drawing an individual pixel, and (b) drawing a line using the Bresenham line drawing algorithm.The DSD2 course provides foundational material on discrete mathematics and the theory of modern very-large switching circuits. It presents computer engineering students with a firm foundation in the modern theory of optimal logic design. It illustrates some applications through formal characterization of combiniational functions and sequential machines, using contemporary techniques for the automatic synthesis and diagnosis of digital systems. It discusses (i) the design of VLSI systems with problems and approaches; (ii) gound-up development of algebraic structures, lattices, Boolean algebras for a generalized switching theory; (iii) exact optimization of two-level switching functions; (iv) heuristic techniques for the optimization of two-level logic circuits; (v) analysis, synthesis and optimization of complemented binary decision diagrams (BDDs) [3]; and (vi) provides design examples throughout the course.This fairly high-level lab design of a graphics processor is possible because the students have acquired the necessary prerequisite knowledge from previous courses. None of the courses, however, has attempted to develop a complete processor of such scale. The machine specifications include: (a) interfacing of the host to the GRAFIX unit may be synchronous or asynchronous (one must be selected and the consequences of the choice must be discussed); (b) the frame buffer can be either a single port memory or a dual port memory (again, one must be selected, and the consequences of the choice must be discussed); (c) interfacing of the GRAFIX unit to the frame buffer may be synchronous or asynchronous. The GRAFIX lab is split into four sessions: (i) familiarization with tools and design of the arithmetic logic unit (ALU) for GRAFIX, (ii) design of its Data Path Unit (DPU), (iii) design of its Computing Control Unit (CCU), and (iv) integration and testing.The objectives of those sessions are to learn how to (a) formulate an architecture of a simple graphics processor, (b) formulate an appropriate ALU, (c) formulate a DPU and CCU, (d) formulate a Command Interpreter, (e) formulate an Controller/Sequencer, (f) formulate the CCU interfacing with the GRAFIX I/O and with the DPU, (g) construct test procedures for each unit and incremental testing, (h) construct a supervisory module to provide the completed GRAFIX processor with test input, (i) integrate the system, (j) test operation of the GRAFIX processor, and (k) describe the system. VERILOG is used as the hardware-description language of choice.The paper provides a detailed description of the architecture of the graphics processor, its design and implementation, as well as experience from running the laboratory many times.

Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.

Comment cette classification a été obtenuedéplier

Prédiction distillée sur la base complète

Imitation des enseignants

Ni prévalence calibrée, ni vérité terrain. Validation humaine à venir. Apprise à partir de 10 348 étiquettes directes de Codex et de 10 348 étiquettes directes de Gemma. Le mode candidate est l'union des têtes enseignantes seuillées; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont ni des étiquettes humaines ni des étiquettes directes de modèles de pointe.

score de la tête « metaresearch » (Codex)0,001
score de la tête « metaresearch » (Gemma)0,002
Version: codex-gemma-dda1882f352aStatut de validation: machine_predicted_unvalidated
Catégories candidatesaucune
Catégories consensuellesaucune
DomaineSignal candidat: aucune · Signal consensuel: aucune
Devis d'étudeSignal candidat: Sans objet · Signal consensuel: aucune
GenreSignal candidat: Empirique · Signal consensuel: aucune
Score de désaccord entre enseignants0,680
Score d'incertitude au seuil0,588

Scores Codex et Gemma par catégorie

CatégorieCodexGemma
Métarecherche0,0010,002
Méta-épidémiologie (sens strict)0,0000,000
Méta-épidémiologie (sens large)0,0000,000
Bibliométrie0,0000,001
Études des sciences et des technologies0,0000,000
Communication savante0,0000,001
Science ouverte0,0010,000
Intégrité de la recherche0,0000,000
Charge utile insuffisante (le modèle a refusé de juger)0,0000,000

Scores machine (provisoires)

Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.

Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.

Tête enseignante Opus0,012
Tête enseignante GPT0,215
Écart entre enseignants0,203 · la distance entre les deux têtes enseignantes sur ce seul travail
Statut de validationscore_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découle

Classification

machine, non validée

Prédiction automatique; un appel candidat d’une seule tête enseignante, pas un consensus.

Les modèles n’ont appliqué aucune catégorie : rien dans la taxonomie ne correspondait à ce travail.
Devis d'étudeSans objet
Domainenon disponible
GenreEmpirique

Le détail, modèle par modèle et score par score, se trouve en fin de page sous « Comment cette classification a été obtenue ».

En bref

Citations0
Publié2012
Routes d'admission2
Résumé présentoui

Explorer davantage

Même revueProceedings of the Canadian Engineering Education Association (CEEA)Même sujetEmbedded Systems Design TechniquesTravaux en français237 207