MétaCan
Menu
Retour à la cohorte
Enregistrement W2414860388

Library-free logic synthesis of high performance ip blocks for nanometer technologies

2013· article· en· W2414860388 sur OpenAlexaff
D. Al-Khalili, Hisham El-Masry

Notice bibliographique

Revuenon disponible
Typearticle
Langueen
DomaineEngineering
ThématiqueLow-power high-performance VLSI design
Établissements canadiensRoyal Military College of Canada
Organismes subventionnairesnon disponible
Mots-clésNMOS logicPMOS logicComputer scienceNetlistStandard cellLogic gateCMOSNOR logicHeuristicsNode (physics)Logic synthesisAlgorithmComputer engineeringLogic optimizationElectronic engineeringIntegrated circuitEmbedded systemTransistorEngineeringElectrical engineering
DOInon disponible

Résumé

récupéré en direct d'OpenAlex

This thesis introduces a new approach to library-free logic synthesis (LFLS) of intellectual property (IP) blocks, with corresponding developments related to the generation, modeling, and optimization of virtual cells. Template cell structures for the virtual cell topology are first chosen as being AND-OR-INVERT and OR-AND-INVERT in function and implemented in a static CMOS configuration. These templates were then modeled using an enhanced logical effort model (ELEM), developed to address ultra-deep sub-micron (UDSM) effects. This model was implemented in MATLAB and compared with HSPICE simulations across 4 nanometer technology nodes; 90nm, 65nm, 45nm and 32nm, with good accuracy ranging from an average of 3.3% for simple gates and 6.9% for complex gates. This model was then used to determine the ideal partitioning stack length criteria, or maximum number of NMOS and PMOS transistors connected serially, in order to ensure complex gate delay optimization vs. a simple cell implementation of the same function. The results show that depending on the technology node and template cell structure, more than one stack length criteria is possible to provide this optimization, a result not addressed in any of the literature. Based on this result, and number of derived and tested heuristics, a new partitioning algorithm, dubbed Complementary Logic Partitioning or CLP, was developed. The cumulative rules and requirements for CLP was then automated into the CLP tool, and compared with the Synopsys Design Compiler software, as well as other library-free logic synthesis techniques. The results show that compared to the other LFLS techniques, CLP performs adequately, meeting or exceeding the alternative approach by an average of 30% in delay, with fluctuations in area comparison. In relation to the Synopsys software and the standard cell approach, the CLP tool decreases the delay of the benchmark designs by an average of 29%, with an average area increase of 18% when compared with Synopsys. Finally, the ability of performing transistor size optimization was investigated. By enhancing a current process for optimization to address complex cells, an average energy savings of 25% and area savings of 30% is demonstrated, requiring only an average increase of 4% in delay.

Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.

Comment cette classification a été obtenuedéplier

Étiquettes directes de modèles (non validées)

Étiquettes de catégorie et de devis d'étude par modèle, issues des rondes d'étiquetage. C'est une sortie machine, non validée, et le désaccord entre modèles est livré comme donnée. Aucun devis ici n'est encore validé contre MEDLINE.

BrasCatégoriesDevis d'étudeConfiance
gemmaaucune catégorie
Domaine: non disponible · Genre: Empirique
Porte sur le système de recherche canadien: non · Porte sur un sujet canadien: non
Simulation ou modélisationlow
gptaucune catégorie
Domaine: non disponible · Genre: Empirique
Porte sur le système de recherche canadien: non · Porte sur un sujet canadien: non
Autre devislow
modèles en désaccordL'accord compare des ensembles de catégories et des devis identiques entre les bras.

Prédiction machine sur la base complète

Imitation des enseignants

Ni prévalence calibrée, ni vérité terrain. Validation humaine à venir. Le volet Gemma est une étiquette directe du modèle pour chaque travail de la base, lue sur la notice réduite au titre. Le volet Codex est un classifieur appris des 10 348 étiquettes directes de Codex et calibré sur les taux pondérés de l'échantillon; les champs sans appui suffisant ne portent aucun appel Codex. Le mode candidate est l'union des deux volets; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont pas des étiquettes humaines.

score de la tête « metaresearch » (Codex)0,000
score de la tête « metaresearch » (Gemma)0,001
Version: metacan-v3-hybrid-931329e0061cStatut de validation: machine_predicted_unvalidated
Catégories candidatesaucune
Catégories consensuellesaucune
DomaineSignal candidat: aucune · Signal consensuel: aucune
Devis d'étudeSignal candidat: Simulation ou modélisation · Signal consensuel: Simulation ou modélisation
GenreSignal candidat: Empirique · Signal consensuel: aucune
Score de désaccord entre enseignants0,003
Score d'incertitude au seuil0,010

Scores du classifieur distillé par catégorie (deux têtes)

CatégorieCodexGemma
Métarecherche0,0000,001
Méta-épidémiologie (sens strict)0,0000,000
Méta-épidémiologie (sens large)0,0000,000
Bibliométrie0,0000,000
Études des sciences et des technologies0,0000,000
Communication savante0,0010,001
Science ouverte0,0010,000
Intégrité de la recherche0,0000,000
Charge utile insuffisante (le modèle a refusé de juger)0,0030,001

Scores machine (provisoires)

Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.

Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.

Tête enseignante Opus0,007
Tête enseignante GPT0,162
Écart entre enseignants0,155 · la distance entre les deux têtes enseignantes sur ce seul travail
Statut de validationscore_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découle

Classification

machine, non validée

Étiqueté directement par 2 modèles lisant le dossier complet.

Les modèles n’ont appliqué aucune catégorie : rien dans la taxonomie ne correspondait à ce travail.

Les modèles divergent sur des parties de cette classification; chaque voix est préservée dans la section en fin de page.

Devis d'étudeSimulation ou modélisation · Autre devis
Domainenon disponible
GenreEmpirique

Le détail, modèle par modèle et score par score, se trouve en fin de page sous « Comment cette classification a été obtenue ».

En bref

Citations0
Publié2013
Routes d'admission1
Résumé présentoui

Explorer davantage

Même sujetLow-power high-performance VLSI designTravaux en français237 207