Notice bibliographique
Résumé
As field-programmable gate array (FPGA) capacities continue to increase in lockstep with semiconductor process shrinking, they are being used for increasingly complex applications. However, because FPGAs are bit-level programmable, the task of generating an FPGA implementation from a user's application description is quite complicated. The CAD tools responsible for this are long-running, taking up to a day to generate an FPGA implementation for the largest applications. This thesis presents several approaches to speed-up FPGA CAD tools.The first proposed approach is to parallelize routing, one of the longest running FPGA CAD steps. The second approach is to modify the FPGA architecture such that a coarsened graph representation can be used during the routing stage, which reduces run-time. This approach involves both architectural and algorithmic changes.Next, a fast analytical technique is proposed for the placement stage, another of the longest-running CAD phases. Following that, this thesis proposes that a library of pre-compiled solutions to commonly occurring application fragments be maintained and re-used when possible. Re-using these application fragments leads to a reduction in CAD run-time, since the entire FPGA implementation need not be generated from scratch. Lastly, this thesis presents an approach that can be used to reduce bitwidths, leading to smaller circuits, which reduces CAD complexity and run-time.
Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.
Comment cette classification a été obtenuedéplier
Prédiction distillée sur la base complète
Imitation des enseignantsNi prévalence calibrée, ni vérité terrain. Validation humaine à venir. Apprise à partir de 10 348 étiquettes directes de Codex et de 10 348 étiquettes directes de Gemma. Le mode candidate est l'union des têtes enseignantes seuillées; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont ni des étiquettes humaines ni des étiquettes directes de modèles de pointe.
Scores Codex et Gemma par catégorie
| Catégorie | Codex | Gemma |
|---|---|---|
| Métarecherche | 0,000 | 0,000 |
| Méta-épidémiologie (sens strict) | 0,001 | 0,001 |
| Méta-épidémiologie (sens large) | 0,001 | 0,000 |
| Bibliométrie | 0,000 | 0,000 |
| Études des sciences et des technologies | 0,000 | 0,000 |
| Communication savante | 0,000 | 0,000 |
| Science ouverte | 0,000 | 0,000 |
| Intégrité de la recherche | 0,001 | 0,000 |
| Charge utile insuffisante (le modèle a refusé de juger) | 0,000 | 0,000 |
Scores machine (provisoires)
Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.
Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.
score_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découleClassification
machine, non validéePrédiction automatique; un appel candidat d’une seule tête enseignante, pas un consensus.
Le détail, modèle par modèle et score par score, se trouve en fin de page sous « Comment cette classification a été obtenue ».