MétaCan
Menu
Back to cohort
Record W2593979206 · doi:10.71781/11088

ARM processor modeling at a cycle accurate level in systemC

2003· dissertation· en· W2593979206 on OpenAlexaboutno aff
Hongmei Sun

Bibliographic record

VenueOpen MIND · 2003
Typedissertation
Languageen
FieldComputer Science
TopicEmbedded Systems Design Techniques
Canadian institutionsnot available
Fundersnot available
KeywordsSystemCComputer scienceElectronic system-level design and verificationEmbedded systemHigh-level synthesisComputer architectureParallel computingField-programmable gate array

Abstract

fetched live from OpenAlex

La technologie de SimulationlMachine virtuelle est aujourd'hui une partie intégrale de beaucoup de systèmes de calcul.Un simulateur de matériel est un logiciel qui émule les dispositifs câblés spécifiques permettant l'exécution du logiciel qui est écrit et compilé pour ces dispositifs sur les systèmes alternatifs.L'ARM est un microprocesseur RISC 16/32-bit embarqué.Il possède un mécanisme de décalage intégré.L'adressage autoindexé, les instructions load/store multiple et presque toutes les exécutions d'instructions conditionnels permettent au processeur ARM de réaliser un bon équilibre de haute performance, prix et faible consommation électrique, sur une aire de silicium réduite.L'ARM est largement répandu dans les communications portables, les ordinateurs de poche, le multimédia, produits de consommation numérique et solutions embarquées.Il n'existe pas un simulateur de micro-architecture ARM à source ouvert dans le domaine publique.Dans ce mémoire, nous explorons différents types de stratégies de simulation (simulation au niveau architecture, exécution directe, recompilation dynamique, code chaîné, simulation d'ensemble d'instructions) et de leurs applications.Nous étudions également le comportement du pipeline du processeur ARM et combinons le comportement du pipeline du ARM [25][26] et celui du DLX [24] pour obtenir une description originale d'exécution de micro-architecture de ARM.En conclusion, nous construisons un simulateur cycle précis du processeur ARM (ARM-Simulator), qui simule la microarchitecture du processeur qui inclut un pipeline 5-stage, chemin d'expédition, la logique de couplage, etc. Ce simulateur est mis en application avec SystemC et des concepts de génie logiciel.Ainsi il est modulaire, facile à étendre, et intégré avec d'autres modules.C'est maintenant un projet autonome de logiciel, après encapsulation appropriée, il peut être un composant à brancher à un système d'application, pour simuler et évaluer la performance.Le simulateur "modèle de noyau ARM" est validé par un simulateur de jeu d'instructions (ISS) ARM.Nous comparons les résultats du modèle de noyau ARM avec ceux de 115$ 11 ARIVI pour nous assurer que le comportement du simulateur ARM est correct.Le code objet de l'ARM est généré par le compilateur croisé ARM-ELF-GCC.Celui-ci compile le code source C en code objet ARM sous le système d'exploitation Linux.Nous entreprenons également des expériences pour l'évaluation des performances.

Fetched live from OpenAlex and de-inverted. Abstracts are not stored in this database: the inverted indexes are 8.6 GB of the frame’s 9.3 GB of text, and the host has 13 GB free.

How this classification was reachedexpand

Full frame machine prediction

Teacher imitation

Not calibrated prevalence, not ground truth. Human validation pending. The Gemma side is a direct model label for every work in the frame, read from the title-only record. The Codex side is a classifier learned from the 10,348 direct Codex labels and calibrated to design-weighted sample rates; fields without enough sample support carry no Codex call. Candidate is the union of the two sides; consensus is their intersection. These outputs are machine_predicted_unvalidated and are not human labels.

metaresearch head score (Codex)0.000
metaresearch head score (Gemma)0.001
Version: metacan-v3-hybrid-931329e0061cValidation status: machine_predicted_unvalidated
Candidate categoriesnone
Consensus categoriesnone
DomainCandidate signal: none · Consensus signal: none
Study designCandidate signal: Simulation or modeling · Consensus signal: Simulation or modeling
GenreCandidate signal: Empirical · Consensus signal: none
Teacher disagreement score0.041
Threshold uncertainty score0.082

Distilled classifier scores by category (both heads)

CategoryCodexGemma
Metaresearch0.0000.001
Meta-epidemiology (narrow)0.0010.000
Meta-epidemiology (broad)0.0010.001
Bibliometrics0.0000.001
Science and technology studies0.0000.000
Scholarly communication0.0010.001
Open science0.0010.000
Research integrity0.0010.001
Insufficient payload (model declined to judge)0.0060.001

Machine scores (provisional)

The two teacher heads of the student model, read on this work. A score orders the frame for review; it never asserts a category, and the validation status ships verbatim with every row.

Baseline scores from an immature model (maturity gate not passed, 7 training rounds). Scores rank; they never assert a category.

Opus teacher head0.114
GPT teacher head0.361
Teacher spread0.248 · how far apart the two teachers sit on this one work
Validation statusscore_only:v0-immature-baseline · verbatim from the scoring run: score_only means the number may rank works, and no category label ships from it

Classification

machine, unvalidated

Machine predicted; a candidate call from one source (direct Gemma or distilled Codex), not a consensus.

The models applied no category: nothing in the taxonomy fit this work.
Study designSimulation or modeling
Domainnot available
GenreEmpirical

How this classification was reached, model by model and score by score, is at the end of the page under "How this classification was reached".

Quick stats

Citations0
Published2003
Admission routes1
Has abstractyes

Explore more

Same venueOpen MINDSame topicEmbedded Systems Design TechniquesFrench-language works237,207