Physical Unclonable Function-based Key Management Unit for RISC-V on FPGAs

The emergence of the Internet of Things (IoT), with an increasing amount of data transmission and storage, as well as a scope of physical system control, has placed a strong emphasis on data security.Encryption is the most widely adopted data security measure, which relies heavily on the secure storage of cryptographic keys.While the traditional key storage methods based on non-volatile memory (NVM) have been proven insecure, physical unclonable functions (PUFs) are a promising alternative.PUFs utilize inherent physical variations in devices to generate unique and unpredictable identifiers.Due to their outstanding cost-efficiency, low power consumption, low resource utilization, and unclonable nature, PUFs have become a favorable IoT security solution.Concerning the security of implementations, Field Programmable Gate Arrays (FPGAs) are more trustworthy and flexible than Application Specific Integrated Circuits (ASICs), making them appealing platforms for implementing PUFs.Regarding integrations of PUFbased applications with IoT systems, RISC-V instruction set architecture (ISA) presents an excellent fit, especially on FPGAs, due to its modularity, customizability, and open-source Abstract ii nature.In this thesis, we explore the use of a more complex delay-based PUF compared to the traditional Arbiter PUF (APUF) to further enhance IoT security.We propose a key management unit (KMU) that relies on a time-to-digital converter (TDC) PUF.Its quality-driven design and implementation strategies on FPGAs are investigated to address the challenges arising from the complex structure of the TDC PUF.Our proposed KMU and the quality-driven methodologies yielded great results when tested with Xilinx Artix-7FPGAs.We achieved a key regeneration success rate of approximately 90%, a doubling in the entropy, and around 4.5x more robust against small temperature variations.Compared to the traditional APUF, our TDC PUF is 12.5x and 2x more robust in uniqueness for same-model and cross-model FPGA implementations, respectively.Furthermore, our TDC PUF has more complex responses of 11 bits compared to the single-bit APUF response, making it more robust against modeling attacks.Lastly, we successfully integrated our KMU into an open-source RISC-V System-on-Chip (SoC).iii Abrégé L'émergence de l'Internet des objets (IdO), avec une quantité croissante de transmission et de stockage de données, ainsi qu'une portée de contrôle des systèmes physiques, met fortement l'accent sur la sécurité des données.Le chiffrement est la mesure de sécurité des données la plus largement adoptée, qui repose fortement sur le stockage sécurisé des clés cryptographiques.Alors que les méthodes traditionnelles de stockage de clés basées sur la mémoire non volatile (NVM) se sont avérées peu sécurisées, la fonction physique non clonables (PUFs) est une alternative prometteuse.Les PUF utilisent les variations physiques inhérentes aux dispositifs pour générer des identifiants uniques et imprévisibles.En raison de leur efficacité, de leur faible consommation d'énergie et de leur faible utilisation de ressources, les PUF sont devenues une solution de sécurité IdO favorable.Concernant la sécurité des implémentations, les réseaux de portes programmables sur le terrain (FPGA) sont plus fiables et flexibles que les circuits intégrés spécifiques à une application (ASIC), ce qui en fait des plateformes attrayantes pour l'implémentation des PUF.En ce qui concerne les intégrations des applications basées sur les PUF avec les systèmes Abrégé iv IoT, l'architecture de jeu d'instructions (ISA) RISC-V présente une excellente adéquation, notamment sur les FPGA, en raison de sa modularité, de sa personnalisation et de sa nature open-source.Dans cette thèse, nous explorons l'utilisation d'un PUF à retard plus complexe par rapport au traditionnel PUF arbitraire (APUF) pour renforcer encore la sécurité IdO.Nous proposons une unité de gestion de clés (KMU) qui repose sur un PUF de convertisseur de temps en numérique (TDC).Sa conception et ses stratégies de mise en œuvre axées sur la qualité sur les FPGA sont également étudiées pour relever les défis découlant de la structure complexe du PUF TDC.Notre KMU proposé et les méthodologies axées sur la qualité ont donné de bons résultats lorsqu'ils ont été testés avec des FPGA Xilinx Artix-7.Nous avons atteint un taux de réussite de régénération de clé d'environ 90%, un doublement de l'entropie, et environ 4,5 fois plus de robustesse contre de petites variations de température.Par rapport au APUF traditionnel, notre PUF TDC est 12,5 fois et 2 fois plus robuste en termes d'unicité pour des implémentations FPGA du même modèle et de modèles croisés, respectivement.De plus, notre PUF TDC présente des réponses plus complexes de 11 bits par rapport à la réponse APUF d'un seul bit, le rendant plus robuste contre les attaques de modélisation.Enfin, nous avons intégré avec succès notre KMU dans un système sur puce (SoC) RISC-V open source.

Fetched live from OpenAlex and de-inverted. Abstracts are not stored in this database: the inverted indexes are 8.6 GB of the frame’s 9.3 GB of text, and the host has 13 GB free.