Design and Characterization of a Digital Delay Locked Loop Synthesized from Black Box Standard Cells
Notice bibliographique
Résumé
A delay locked loop (DLL) is a feedback control system that equalizes the phase of two delayed copies of the same clock signal. The DLL is useful for compensating for the clock distribution delays that arise in many system configurations. Our motivation for designing an all-digital DLL was to ensure that the clock signal (and hence input vectors) received from off-chip via the pad circuits would be synchronized with the distributed and buffered clock signal at the flip-flops (and hence the synchronous datapath signals) within the core of a 250-MHz CMOS integrated circuit (IC) implemented in 180-nm, six-metal technology. Due to an aggressive design schedule and a limited number of designers, it was decided to synthesize the entire IC, including the DLL, from a VHDL model down to black box standard cells. This necessitated a robust, structural-level DLL design that would operate over a broad frequency range while tolerating a range of gate delays. Multiple fall-back operating modes and test features were included to increase the characterizability of the design. The digital delay line was implemented as a cascade containing 256 inverter pairs. Altogether the DLL occupied 28200 sq.microns, which was only 0.405% of the 6.92 sq.mm core of the IC. The fabricated DLL was verified to operate from 14 MHz up to the 166 MHz maximum frequency of the available tester
Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.
Comment cette classification a été obtenuedéplier
Prédiction machine sur la base complète
Imitation des enseignantsNi prévalence calibrée, ni vérité terrain. Validation humaine à venir. Le volet Gemma est une étiquette directe du modèle pour chaque travail de la base, lue sur la notice réduite au titre. Le volet Codex est un classifieur appris des 10 348 étiquettes directes de Codex et calibré sur les taux pondérés de l'échantillon; les champs sans appui suffisant ne portent aucun appel Codex. Le mode candidate est l'union des deux volets; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont pas des étiquettes humaines.
Scores du classifieur distillé par catégorie (deux têtes)
| Catégorie | Codex | Gemma |
|---|---|---|
| Métarecherche | 0,000 | 0,001 |
| Méta-épidémiologie (sens strict) | 0,000 | 0,000 |
| Méta-épidémiologie (sens large) | 0,000 | 0,000 |
| Bibliométrie | 0,000 | 0,000 |
| Études des sciences et des technologies | 0,000 | 0,000 |
| Communication savante | 0,001 | 0,000 |
| Science ouverte | 0,001 | 0,000 |
| Intégrité de la recherche | 0,000 | 0,000 |
| Charge utile insuffisante (le modèle a refusé de juger) | 0,002 | 0,000 |
Scores machine (provisoires)
Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.
Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.
score_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découleClassification
machine, non validéePrédiction automatique; un appel candidat d’une seule source (Gemma direct ou Codex distillé), pas un consensus.
Le détail, modèle par modèle et score par score, se trouve en fin de page sous « Comment cette classification a été obtenue ».