Optimized FPGA-Based 16-bits Squarers Using LUTs and a Divide-and-Conquer Approach
Notice bibliographique
Résumé
Small squarers are needed in real-life applications. Field Programmable Gate Arrays (FPGAs), like the modern 7-series Xilinx ones, come with DSP blocks that contain <tex xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink">$25\mathrm{x}18$</tex> bits hardwired multipliers. For practical reasons, Look-Up Tables (LUTs) in FPGAs can be used to realize small squarers instead of using these embedded hardwired multipliers. In this paper, we show how divide-and-conquer techniques can be used to perform 8-bits and 9-bits squarers and use these squarers to build 16-bits squarers using LUTs in FPGAs. The proposed 16-bits squarers require small squarers and <tex xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink">$8\mathrm{x}8$</tex> bits multipliers. In our first proposed approach, these <tex xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink">$8\mathrm{x}8$</tex> bits multipliers are synthesized as LUTs, and are realized using squarers in our second proposed approach. The proposed approaches address both unsigned and signed squarers, and are experimentally tested using Xilinx Artix-7 FPGAs and the Vivado 2020.2 synthesis tool. Experimental results show that the first proposed approach is able to reduce the clock period and the number of LUTs compared to the traditional approach. For the second proposed approach, the clock period has been increased but the area has been reduced. Notice that the speed and the area are two conflicting objectives; increasing the speed leads to increasing the area, and vice versa.
Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.
Comment cette classification a été obtenuedéplier
Prédiction distillée sur la base complète
Imitation des enseignantsNi prévalence calibrée, ni vérité terrain. Validation humaine à venir. Apprise à partir de 10 348 étiquettes directes de Codex et de 10 348 étiquettes directes de Gemma. Le mode candidate est l'union des têtes enseignantes seuillées; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont ni des étiquettes humaines ni des étiquettes directes de modèles de pointe.
Scores Codex et Gemma par catégorie
| Catégorie | Codex | Gemma |
|---|---|---|
| Métarecherche | 0,000 | 0,000 |
| Méta-épidémiologie (sens strict) | 0,000 | 0,000 |
| Méta-épidémiologie (sens large) | 0,000 | 0,000 |
| Bibliométrie | 0,000 | 0,000 |
| Études des sciences et des technologies | 0,000 | 0,000 |
| Communication savante | 0,000 | 0,000 |
| Science ouverte | 0,000 | 0,000 |
| Intégrité de la recherche | 0,000 | 0,000 |
| Charge utile insuffisante (le modèle a refusé de juger) | 0,000 | 0,000 |
Scores machine (provisoires)
Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.
Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.
score_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découleClassification
machine, non validéePrédiction automatique; un appel candidat d’une seule tête enseignante, pas un consensus.
Le détail, modèle par modèle et score par score, se trouve en fin de page sous « Comment cette classification a été obtenue ».