An FPGA-based emulation process for dynamic quantum circuit
Notice bibliographique
Résumé
The current quantum computation on real, physical devices has predominantly been constrained to basic, time-ordered sequences of unitary quantum operations culminating in a final projective measurement.As quantum computing hardware evolves in scale and functionality, it becomes crucial to facilitate the construction of quantum circuits beyond their traditional confines.Recent progress in quantum hardware has brought about mid-circuit measurements and resets, allowing for the recycling of measured qubits and notably decreasing the qubit demands for running quantum algorithms.In this thesis, we propose an FPGA-based dynamic quantum circuit emulation process that integrates quantum bit storage, quantum validation checking, quantum operation processing, quantum state measurement and probabilistic execution prediction to provide an emulation platform for designing and verifying dynamic quantum circuits.Each functional block in the proposed emulation process was analyzed and evaluated using the Vivado environment and programmed onto the Digilent Cmod A7-35T FPGA board.The quantum validation checking process blocked all the invalid qubits and achieved Abstract ii a 99.98% pass rate for valid qubits with the suitable threshold set.The ring-oscillator-based true random number generator used for the quantum state measurement process provides a 99.986% of 0-1 ratio.The testing results of the probabilistic execution predictor show that the average miss rate is as low as 25%, while the time saved by the process depends on the specific emulated quantum circuits.A case study is provided to present the comprehensive workflow of the emulation.iii Abrégé Le calcul quantique actuel sur des dispositifs physiques réels a été principalement limité à des séquences de base ordonnées dans le temps d'opérations quantiques unitaires aboutissant à une mesure projective finale.À mesure que le matériel informatique quantique évolue en termes d'échelle et de fonctionnalités, il devient crucial de faciliter la construction de circuits quantiques au-delà de leurs limites traditionnelles.Les progrès récents dans le domaine du matériel quantique ont permis des mesures et des réinitialisations à mi-circuit, permettant le recyclage des qubits mesurés et réduisant considérablement les demandes de qubits pour l'exécution d'algorithmes quantiques.Dans cette thèse, nous avons proposé un processus d'émulation de circuits quantiques dynamiques basé sur FPGA qui intègre le stockage de bits quantiques, la vérification de validation quantique, le traitement des opérations quantiques, la mesure d'état quantique et la prédiction d'exécution probabiliste pour fournir une plate-forme d'émulation pour la conception et la vérification de circuits quantiques dynamiques.Chaque bloc fonctionnel du processus d'émulation proposé a été analysé et évalué à Abrégé iv l'aide de l'environnement Vivado et programmé sur la carte FPGA Digilent Cmod A7-35T.Le processus de vérification de validation quantique a bloqué tous les qubits invalides et a atteint un taux de réussite de 99,98% pour les qubits valides avec le seuil approprié défini.Le générateur de nombres aléatoires réels basé sur un oscillateur en anneau utilisé pour le processus de mesure de l'état quantique fournit un rapport 0-1 de 99,986%.Les résultats des tests du prédicteur d'exécution probabiliste montrent que le taux d'échec moyen est aussi faible que 25%, tandis que le temps gagné par le processus dépend des circuits quantiques émulés spécifiques.Une étude de cas est fournie pour présenter le flux de travail complet de l'émulation.
Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.
Comment cette classification a été obtenuedéplier
Prédiction machine sur la base complète
Imitation des enseignantsNi prévalence calibrée, ni vérité terrain. Validation humaine à venir. Le volet Gemma est une étiquette directe du modèle pour chaque travail de la base, lue sur la notice réduite au titre. Le volet Codex est un classifieur appris des 10 348 étiquettes directes de Codex et calibré sur les taux pondérés de l'échantillon; les champs sans appui suffisant ne portent aucun appel Codex. Le mode candidate est l'union des deux volets; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont pas des étiquettes humaines.
Scores du classifieur distillé par catégorie (deux têtes)
| Catégorie | Codex | Gemma |
|---|---|---|
| Métarecherche | 0,000 | 0,001 |
| Méta-épidémiologie (sens strict) | 0,000 | 0,000 |
| Méta-épidémiologie (sens large) | 0,000 | 0,000 |
| Bibliométrie | 0,000 | 0,000 |
| Études des sciences et des technologies | 0,000 | 0,000 |
| Communication savante | 0,000 | 0,000 |
| Science ouverte | 0,001 | 0,000 |
| Intégrité de la recherche | 0,000 | 0,000 |
| Charge utile insuffisante (le modèle a refusé de juger) | 0,005 | 0,001 |
Scores machine (provisoires)
Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.
Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.
score_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découleClassification
machine, non validéePrédiction automatique; un appel candidat d’une seule source (Gemma direct ou Codex distillé), pas un consensus.
Le détail, modèle par modèle et score par score, se trouve en fin de page sous « Comment cette classification a été obtenue ».