MétaCan
Menu
Retour à la cohorte
Enregistrement W7132936938

Application of energy recovery in low-power DSP system design

2002· dissertation· W7132936938 sur OpenAlexaff
Dusan Suvakovic

Notice bibliographique

RevueTSpace · 2002
Typedissertation
Langue
DomaineEngineering
ThématiqueLow-power high-performance VLSI design
Établissements canadiensBibliothèque et Archives nationales du QuébecNortel (Canada)
Organismes subventionnairesnon disponible
Mots-clésAdiabatic circuitAdiabatic processEfficient energy useDissipationCircuit designEnergy (signal processing)Electronic circuitDigital signal processing
DOInon disponible

Résumé

récupéré en direct d'OpenAlex

This thesis deals with the design and implementation of low power DSP systems utilizing energy recovery. Implementation of arithmetic units is identified as the key problem in achieving high energy efficiency since conventional arithmetic architectures do not allow efficient energy recovery. For this reason, the thesis focuses on the design of arithmetic units suitable for energy recovery. Based on the finding that non-adiabatic dissipation associated with full-swing signals sets a practical limit for energy efficiency in adiabatic arithmetic circuits, a design strategy is defined by which, the non-adiabatic dissipation is reduced through architectural, rather than circuit optimizations. This is achieved by using arithmetic architectures involving a small number of complex logic gates. In order to enable such architectural design, a circuit technique named OBDDL, allowing reliable and energy efficient operation of complex logic gates, is developed. A class of OBDDL gates called “counter OBDDL” is identified as particularly suitable for design of adiabatic arithmetic units. Superior performance and energy efficiency of OBDDL-based building blocks for arithmetic design, over equivalent circuits implemented using other adiabatic techniques, is verified by circuit simulation. Using the adopted strategy and the developed circuit technique, energy efficient architectures for adiabatic implementation of parallel multipliers and distributed arithmetic architectures are developed. The feasibility and energy efficiency of the proposed adiabatic design style is further verified by several implementations including a single-stage 5 x 5-bit multiplier, a 15 x 15-bit pipelined adiabatic multiplier-accumulator (MAC), an adiabatic RAM and a 72-point adiabatic FFT processor core. The experimental results obtained for each of these implementations suggest that adiabatic DSP design based on the proposed approach results in a significant improvement in energy efficiency over conventional low power design, as well as over competing adiabatic techniques, while allowing high operating speed for DSP applications.

Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.

Comment cette classification a été obtenuedéplier

Prédiction machine sur la base complète

Imitation des enseignants

Ni prévalence calibrée, ni vérité terrain. Validation humaine à venir. Le volet Gemma est une étiquette directe du modèle pour chaque travail de la base, lue sur la notice réduite au titre. Le volet Codex est un classifieur appris des 10 348 étiquettes directes de Codex et calibré sur les taux pondérés de l'échantillon; les champs sans appui suffisant ne portent aucun appel Codex. Le mode candidate est l'union des deux volets; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont pas des étiquettes humaines.

score de la tête « metaresearch » (Codex)0,000
score de la tête « metaresearch » (Gemma)0,000
Version: metacan-v3-hybrid-931329e0061cStatut de validation: machine_predicted_unvalidated
Catégories candidatesaucune
Catégories consensuellesaucune
DomaineSignal candidat: aucune · Signal consensuel: aucune
Devis d'étudeSignal candidat: Expérimental (laboratoire) · Signal consensuel: aucune
GenreSignal candidat: Empirique · Signal consensuel: aucune
Score de désaccord entre enseignants0,003
Score d'incertitude au seuil0,008

Scores du classifieur distillé par catégorie (deux têtes)

CatégorieCodexGemma
Métarecherche0,0000,000
Méta-épidémiologie (sens strict)0,0000,000
Méta-épidémiologie (sens large)0,0000,000
Bibliométrie0,0000,000
Études des sciences et des technologies0,0000,000
Communication savante0,0000,000
Science ouverte0,0000,000
Intégrité de la recherche0,0000,000
Charge utile insuffisante (le modèle a refusé de juger)0,0030,001

Scores machine (provisoires)

Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.

Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.

Tête enseignante Opus0,009
Tête enseignante GPT0,231
Écart entre enseignants0,222 · la distance entre les deux têtes enseignantes sur ce seul travail
Statut de validationscore_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découle

Classification

machine, non validée

Prédiction automatique; un appel candidat d’une seule source (Gemma direct ou Codex distillé), pas un consensus.

Les modèles n’ont appliqué aucune catégorie : rien dans la taxonomie ne correspondait à ce travail.
Devis d'étudeExpérimental (laboratoire)
Domainenon disponible
GenreEmpirique

Le détail, modèle par modèle et score par score, se trouve en fin de page sous « Comment cette classification a été obtenue ».

En bref

Citations0
Publié2002
Routes d'admission1
Résumé présentoui

Explorer davantage

Même revueTSpaceMême sujetLow-power high-performance VLSI designTravaux en français237 207