MétaCan
Menu
Retour à la cohorte
Enregistrement W2611347473 · doi:10.1109/rsp.2014.6966904

System-on-chip processor using different FPGA architectures in the VTR CAD flow

2014· preprint· en· W2611347473 sur OpenAlex

Pourquoi ce travail est dans la base

Une base qui oublie comment elle a trouvé un travail ne peut pas être vérifiée. Voici les voies qui ont admis celui-ci.

affAu moins un auteur déclare une institution canadienne dans l'instantané OpenAlex épinglé.

Notice bibliographique

Revuenon disponible
Typepreprint
Langueen
DomaineEngineering
ThématiqueVLSI and FPGA Design Techniques
Établissements canadiensUniversity of New Brunswick
Organismes subventionnairesnon disponible
Mots-clésField-programmable gate arrayAdderVerilogComputer scienceEmbedded systemBlock (permutation group theory)Routing (electronic design automation)Design flowComputer architectureComputer hardwareFPGA prototypeElectronic design automationLogic synthesisLogic gate

Résumé

récupéré en direct d'OpenAlex

Field Programmable Gate Arrays (FPGA) are often the go to choice for system prototyping and comparison. Circuit design and the impact of hardware architecture can be measured and experimented with using short iteration times. The Verilog To Routing (VTR) CAD flow offers a framework for synthesis and experimentation with customizable FPGA architectures. This paper describes the implemented ability to use the VTR flow for tests and experiments with an ARM processor. This includes different possible FPGA architectures for supporting the ARM processor. A thorough set of experiments is performed which aims to determine the impact of hard block memories, multipliers and adders. The results suggest that 2 bit adder units and 36*36 multipliers offer a good choice of parameters.

Récupéré en direct depuis OpenAlex et désinversé. Les résumés ne sont pas conservés dans cette base de données : les index inversés représentent 8,6 Go des 9,3 Go de texte de la base, et le serveur dispose de 13 Go libres.

Prédiction distillée sur la base complète

Imitation des enseignants

Ni prévalence calibrée, ni vérité terrain. Validation humaine à venir. Apprise à partir de 10 348 étiquettes directes de Codex et de 10 348 étiquettes directes de Gemma. Le mode candidate est l'union des têtes enseignantes seuillées; le consensus est leur intersection. Ces sorties portent le statut machine_predicted_unvalidated et ne sont ni des étiquettes humaines ni des étiquettes directes de modèles de pointe.

score de la tête « metaresearch » (Codex)0,000
score de la tête « metaresearch » (Gemma)0,000
Version: codex-gemma-dda1882f352aStatut de validation: machine_predicted_unvalidated
Catégories candidatesMéta-épidémiologie (sens strict)
Catégories consensuellesaucune
DomaineSignal candidat: aucune · Signal consensuel: aucune
Devis d'étudeSignal candidat: Simulation ou modélisation · Signal consensuel: Simulation ou modélisation
GenreSignal candidat: Empirique · Signal consensuel: Empirique
Score de désaccord entre enseignants0,406
Score d'incertitude au seuil1,000

Scores Codex et Gemma par catégorie

CatégorieCodexGemma
Métarecherche0,0000,000
Méta-épidémiologie (sens strict)0,0000,000
Méta-épidémiologie (sens large)0,0010,000
Bibliométrie0,0000,000
Études des sciences et des technologies0,0000,000
Communication savante0,0000,000
Science ouverte0,0010,000
Intégrité de la recherche0,0000,001
Charge utile insuffisante (le modèle a refusé de juger)0,0000,000

Scores machine (provisoires)

Les deux têtes enseignantes du modèle étudiant, lues sur ce travail. Un score ordonne la base pour la relecture; il n'affirme jamais une catégorie, et le statut de validation accompagne chaque rangée tel quel.

Scores de référence d'un modèle non mature (critères de maturité non atteints, 7 itérations). Un score ordonne; il n'affirme jamais une catégorie.

Tête enseignante Opus0,021
Tête enseignante GPT0,241
Écart entre enseignants0,220 · la distance entre les deux têtes enseignantes sur ce seul travail
Statut de validationscore_only:v0-immature-baseline · tel quel depuis la passe de notation : score_only signifie que le nombre peut ordonner les travaux, et qu'aucune étiquette de catégorie n'en découle

En bref

Citations25
Publié2014
Routes d'admission1
Résumé présentoui

Explorer davantage

Même sujetVLSI and FPGA Design TechniquesTravaux en français237 207