MétaCan
Menu
Constructeur de cohorte

4 299 418 travaux, canadiens par l’une de quatre routes.

Chaque état de filtre est une URL; l’URL est la requête; la requête est citable via /q/⟨hash⟩. La page, l’API et l’export analysent les mêmes paramètres.

La cohorte courante, diffusée en continu depuis la base de données : toutes les colonnes des travaux, les étiquettes machine, les scores provisoires et l'état de validation de chaque rangée. Les exportations sont plafonnées à 100 000 rangées. Crée un lien /q/ permanent pour cette requête exacte. Les mêmes filtres produisent toujours le même lien, qui que soit le demandeur.

Terme de recherche
Auteur ou autrice
Période
Ordre
Langue
Type
Domaine
Revue
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
Sujet
Rétractation
Résumé
Source des données probantes
Devis d'étude
Accord des étiquettes
État des étiquettes

Les étiquettes directes de Codex et Gemma sont non validées et clairsemées. Les prédictions distillées couvrent la base complète et sont elles aussi non validées. Choisissez explicitement la source; l'absence d'une étiquette directe n'est jamais une étiquette négative.

affaffiliation
fundbailleur
venuerevue
aboutsujet

Les quatre voies se composent : exigez la voie du financement et excluez l'affiliation pour obtenir la strate financée-seulement qu'aucune base fondée sur l'affiliation ne voit jamais.

232 résultats · 1 filtre actif ·
Résultats par année
20002025
Date de publication
Catégories
Étiquettes machine · couverture clairsemée
Preuves
Langue
Type
Citations
Un travail non étiqueté est inconnu, pas un négatif. La couverture est rapportée à chaque requête.
232 travaux dans la cohorte · sur 4 299 418page 2 sur 5

Les étiquettes couvrent 0 des 232 travaux de cette cohorte. Les autres sont non étiquetés, ce qui n'est pas une étiquette négative : la table des étiquettes est clairsemée aujourd'hui et s'enrichit au fil des rondes d'étiquetage.

Les prédictions distillées couvrent 232 des 232 travaux de cette cohorte. Ces prédictions portent le statut machine_predicted_unvalidated. Le mode candidate est l'union; le consensus est l'intersection.

affnon étiqueté
L-CBF: A Low-Power, Fast Counting Bloom Filter Architecture
Elham Safi, Andreas Moshovos, Andreas Veneris
2008· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Computer Science
prédiction distillée:candidate · metaepi_narrowconsensus · aucune
28
citations
affnon étiqueté
Portable, Flexible, and Scalable Soft Vector Processors
Peter Yiannacouras, J. Gregory Steffan, Jonathan Rose
2011· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Computer Science
prédiction distillée:candidate · metaepi_narrowconsensus · aucune
27
citations
afffundnon étiqueté
An Analog CVNS-Based Sigmoid Neuron for Precise Neurochips
Babak Zamanlooy, Mitra Mirhassani
2016· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Engineering
prédiction distillée:candidate · metaepi_narrowconsensus · aucune
25
citations
affnon étiqueté
Design and Evaluation of a Hybrid Chaotic-Bistable Ring PUF
Madhan Thirumoorthi, Marko Jovanovic, Mitra Mirhassani, Mohammed Khalid
2021· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Computer Science
prédiction distillée:candidate · aucuneconsensus · aucune
25
citations
afffundnon étiqueté
The Costs of Confidentiality in Virtualized FPGAs
Sadegh Yazdanshenas, Vaughn Betz
2019· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Computer Science
prédiction distillée:candidate · aucuneconsensus · aucune
25
citations
affnon étiqueté
FPGA Design for Timing Yield Under Process Variations
Akhilesh Kumar, Mohab Anis
2009· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Engineering
prédiction distillée:candidate · metaepi_narrowconsensus · aucune
24
citations
afffundnon étiqueté
Routability of Network Topologies in FPGAs
Manuel Saldaña, Lesley Shannon, Yue Jia, Sikang Bian, Jeffrey Craig, Paul Chow
2007· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Computer Science
prédiction distillée:candidate · aucuneconsensus · aucune
21
citations
afffundnon étiqueté
Optimizing FPGA Logic Block Architectures for Arithmetic
Kevin E. Murray, Jason Luu, Matthew Walker, Conor McCullough, Sen Wang, Safeen Huda +6 autres
2020· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Engineering
prédiction distillée:candidate · metaepi_narrowconsensus · aucune
20
citations
affnon étiqueté
Practical Asynchronous Interconnect Network Design
B.R. Quinton, Mark R. Greenstreet, Steven J. E. Wilton
2008· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Engineering
prédiction distillée:candidate · metaepi_narrow+insufficient_payloadconsensus · aucune
20
citations
affnon étiqueté
Not All Fabrics Are Created Equal: Exploring eFPGA Parameters for IP Redaction
Jitendra Bhandari, Abdul Khader Thalakkattu Moosa, Benjamin Tan, Christian Pilato, Ganesh Gore, Xifan Tang +3 autres
2023· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Computer Science
prédiction distillée:candidate · metaepi_narrowconsensus · aucune
19
citations
afffundnon étiqueté
Preweighted Linearized VCO Analog-to-Digital Converter
Karama M. Al-Tamimi, Kamal El‐Sankary
2017· article· en· IEEE Transactions on Very Large Scale Integration (VLSI) Systems· Engineering
prédiction distillée:candidate · metaepi_narrow+insufficient_payloadconsensus · aucune
18
citations

En coulisses: Sélection · Constats · À propos